PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-212071

(43)Date of publication of application: 20.08.1996

(51)Int.CI.

G06F 9/38

(21)Application number: 07-016189

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

02.02.1995

(72)Inventor :- ASAI TAKASHI

KAWAMOTO KOJI

(54) INSTRUCTION CODE GENERATION METHOD

(57)Abstract:

PURPOSE: To provide an instruction code generation method which sets the value preceding by one cycle of a computing element in an input designation field of the computing element where the arithmetic result of one cycle is not stored.

CONSTITUTION: An instruction code (c) is generated based on a mnemonic code (a) and stored in an address A0. The code (a) designates to store the result of multiplication of both contents mx2 and my2 of an input register as the contents mz2 of an output register and also to store the result of addition of both contents az2 and my1 of the input register as the contents az2 of the output register. Then an instruction code (d) is generated in a cycle following that where the code (c) is carried out and stored in an address A1. The code (d) instructs an adder to store the result of addition of contents mx1 and my1 of both registers as the contents az2 of the output register and not to store the result of multiplication of contents mx2 and my2 of both input

registers as the contents mz1 of the output register based on a mnemonic code (b) which designates to store the result of addition of contents mx1 and my1 of the input register as the contents az2 of the output register.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-212071

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示簡所

G06F 9/38

370 X

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号

特願平7-16189

(22)出願日

平成7年(1995)2月2日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 浅井 敬

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 発売中

究所内

(72)発明者 川本 浩司

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・マス開発型

株式会社システムエル・エス・アイ開発研

究所内

(74)代理人 弁理士 河野 登夫

(54) 【発明の名称】 命令コード生成方法

(57)【要約】

【目的】 1のサイクルにおける演算結果を格納しない 演算器の入力指定フィールドに、その演算器の1サイク ル前の値を設定する命令コード生成方法の提供。

【構成】 入力レジスタの内容 mx2,my2を乗算した結果を出力レジスタの内容 mz2として格納し、入力レジスタの内容 az2として格納し、入力レジスタの内容 a z2として格納することを指定するニーモニックコード (a) に基づいて生成し、アドレスAOに格納してある命令コード(c) を実行した次のサイクルにおいて、入力レジスタの内容 mx1,my1を加算した結果を出力レジスタの内容az2 として格納することを指定するニーモニックコード(b) に基づき、加算器は両レジスタの内容mx1,my1を加算した結果を出力レジスタの内容mx1,my1を加算した結果を出力レジスタの内容mx2,my2 を乗算した結果を出力レジスタの内容 mz1として格納しない命令コード(d) を生成し、アドレスA1に格納する。

٧.		AZ		
8 z 2		ΑY	유	0
E y			Н	H
8 z 2 m y 1		AX	0	
	ا ت	EA	-	
a d d	4 - 口条命	MZ	-	0
m 22,		EM MX MY MZ EA		
	•	WX		
my2 my1		EM		
m x 2	7	·		
a d d	12.4	ንドレス		Α1
(a)			(၀)	(P)

20

1

【特許請求の範囲】

【請求項1】 プロセッサの各単位サイクル毎に演算を行う演算器に対して、前記演算器の演算の結果をレジスタに格納しないととを指定するフィールドと、前記演算器に入力すべきデータを指定する入力指定フィールドを含む命令コードを生成する命令コード生成方法において、

前記入力指定フィールドに、生成すべき命令コードが実行される単位サイクルの1サイクル前に実行すべく生成した前サイクル命令コードの前記演算器に対応した入力 10指定フィールドの値を設定することを特徴とする命令コード生成方法。

【請求項2】 前サイクル命令コードが1つである場合、該前サイクル命令コードの演算器に対応する入力指定フィールドの値を所定値とする請求項1記載の命令コード生成方法。

【請求項3】 前サイクル命令コードが複数ある場合、該複数の前サイクル命令コードのいずれか1つに含まれ演算器に対応する入力指定フィールドの値を所定値とする請求項1記載の命令コード生成方法。

【請求項4】 前サイクル命令コードが複数ある場合、 該複数の前サイクル命令コードのうち実行回数が最も多 い命令コードに含まれ演算器に対応する入力指定フィー ルドの値を所定値とする請求項1記載の命令コード生成 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は命令コード生成方法に関し、特に演算器の演算結果をレジスタに格納させない指定を含む命令コードを生成する命令コード生成方法に関する。

[0002]

【従来の技術】図4は演算器を備えた本発明が対象とするマイクロプロセッサの1例を示すブロック図である。図において11,12 はデータを転送するバスであって、バス11はデータをMK, レジスタ13又はMK, レジスタ14へ与え、バス12はデータをMY, レジスタ15又はMY, レジスタ16へ与える。MSEL, セレクタ17は、両レジスタ13,14 のうちのいずれか一つを選択し、選択したレジスタの内容をMUL 乗算器19へ与える。MSEL, セレクタ18は、両レジスタ15,16 のうちのいずれか一つを選択し、選択したレジスタの内容をMUL 乗算器19へ与える。MUL 乗算器19は両セレクタ17,18から与えられる値を各サイクル毎に乗算し、乗算した結果をMZ, レジスタ20又はMZ, レジスタ21へ与える。

【0003】ASEL、セレクタ22は、両レジスタ13,14 並 びにAZ、レジスタ25及びAZ、レジスタ26のうちのいずれ か一つを選択し、選択したレジスタの内容をADD 加算器 24へ与える。ASEL、セレクタ23は、両レジスタ20,21 及 び両レジスタ15,16 のうちのいずれか一つを選択し、選 50 択したレジスタの内容をADO 加算器24へ与える。ADO加算器24は、両セレクタ22,23 から与えられた値を各サイクル毎に加算し、加算した結果を両レジスタ25,26 のいずれか一つへ与える。

【0004】図5は図4のマイクロプロセッサを制御する命令コードの形式を説明する説明図であって、MJL 乗算器19及びADD 加算器24の制御に関するものを示す。図においてMXはMSEL, セレクタ17が選択するレジスタを指定する1ビットのフィールドである。MXの値が"0"の場合にMX、レジスタ13が指定され、MXの値が"1"の場合にMX、レジスタ14が指定される。MYはMSEL、セレクタ18が選択するレジスタを指定する1ビットのフィールドである。MYの値が"0"の場合にMY、レジスタ15が指定され、MYの値が"1"の場合にMY、レジスタ16が指定される。MZはMJL乗算器19が乗算した結果を格納するレジスタを指定する1ビットのフィールドである。MZの値が"0"の場合にMZ、レジスタ20が指定され、MZの値が

乗算器19が乗算した結果を格納するか否かを指定する1ビットのフィールドである。EMの値が"0"の場合にMUL乗算器19の乗算結果はフィールドMZの指定に関係なく両レジスタ20,21のいずれにも格納されない。EMの値が"1"の場合にMUL乗算器19の乗算結果はフィールドMZで指定されたレジスタに格納される。即ちEMは乗算結果の格納の可否を指定するものであって、乗算の実行・非乗算を指定するものではない。

"1"の場合にMZ、レジスタ21が指定される。EMはMUL

【0005】AXはASEL, セレクタ22が選択するレジスタを指定する2ビットのフィールドである。AXの値が"00"の場合にAZ, レジスタ25が指定され"01"の場合にAZ, レジスタ26が指定され、"10"の場合にMX, レジスタ13が指定され、"11"の場合にMX, レジスタ14が指定される。AYはASEL, セレクタ23が選択するレジスタを指定する2ビットのフィールドである。AYの値が"00"の場合にMZ, レジスタ20が指定され、"01"の場合にMZ, レジスタ21が指定され、"10"の場合にMY, レジスタ15が指定され、"11"の場合にMY, レジスタ16が指定される。

【0006】AZはADD 加算器24が加算した結果を格納するレジスタを指定する1ビットのフィールドである。AZの値が"0"の場合にAZ,レジスタ25が指定され、AZの値が"1"の場合にAZ,レジスタ26が指定される。EAはADD 加算器24が加算した結果を格納するか否かを指定する1ビットのフィールドである。EAの値が"0"の場合にADD 加算器24の加算結果はフィールドAZの指定に関係なく両レジスタ25,26のいずれかも格納されない。EAの値が"1"の場合にADD 加算器24の加算結果はフィールドAZで指定されたレジスタに格納される。即ちEAは加算結果の格納の可否を指定するものであって、加算の実行・非実行を指定するものではない。

【0007】図6は図4のマイクロプロセッサを制御す

10

る命令コードで実行する操作を指定するニーモニックコ ードを説明する説明図である。図においてmul はMUL 乗 算器19の乗算を制御するニーモニックコードであり、そ の後に両セレクタ17,18 が夫々選択するレジスタを指定 するニーモニックコードが2つ及び乗算結果を格納する レジスタを指定するニーモニックコードが1つ随従す る。とのmul が記述されている場合、MUL 乗算器19の乗 算結果は両レジスタ20,21 のいずれかに格納されるが、 mul が記述されていない場合、両レジスタ20,21 のいず れにも格納されない。

【0008】add はADD 加算器24の加算を制御するニー モニックコードであり、その後に両セレクタ22,23 が夫 々選択するレジスタを指定するニーモニックコードが2 つ及び加算結果を格納するレジスタを指定するニーモニ ックコードが1つ随従する。このadd が記述されている 場合、ADD 加算器24の加算結果は両レジスタ25,26 のい ずれかに格納されるが、add が記述されていない場合、 両レジスタ25,26 のいずれにも格納されない。mx1,mx2, my1,my2,mz1,mz2,az1,az2 は、夫々MX, レジスタ13, MX 、レジスタ14, MY, レジスタ15, MY, レジスタ16, MZ, レジスタ20, MZ, レジスタ21, AZ, レジスタ25, AZ, レ ジスタ26を指定するニーモニックコードである。そして 1行に記述されたニーモニックコードは1サイクルで実 行する命令を指定する。例えば、1行にニーモニックコ ードmul とadd とが記述されている場合、2つの演算を 同じサイクルで実行させることを意味する。

【0009】図6(a)はMX。レジスタ14の内容とMY。レ ジスタ16の内容とを乗算し、その乗算結果をMZ』レジス タ21に格納する操作とAZ, レジスタ26の内容とMY, レジ スタ15の内容とを加算し、その加算結果をAZ, レジスタ 26亿格納する操作とを同時に行なうように指定するニー モニックコードである。図6(b)はMX、レジスタ13の内 容とMy, レジスタ16の内容とを乗算し、その乗算結果を MZ, レジスタ20亿格納する操作を指定するニーモニック コードである。図6(c)はMX、レジスタ13の内容とMY、 レジスタ15の内容とを加算し、その加算結果をAZ, レジ スタ26亿格納する操作を指定するニーモニックコードで ある。マイクロプロセッサを制御する命令コードは図6 で説明したニーモニックコードによる指定に従って生成 される。

【0010】図7は図6に示すニーモニックコードの指 定に従い、従来の命令コード生成方法で生成された命令 コードの説明図である。図において(f) は命令コードを 構成する各フィールドの記号を示し、(a) は図6(a) の ニーモニックコードに対して生成された命令コードを示 し、(b) は図6(b) のニーモニックコードに対して生成 された命令コードを示し、(c) は図6(c) のニーモニッ クコードに対して生成された命令コードを示す。

【0011】従来の命令コード生成方法では、ニーモニ ックコードで指定されているフィールドにはその指定に 50 器19には前回のサイクルにおいて両レジスタ14,16 の内

対応した値を設定し、ニーモニックコードで指定されて いないフィールドには一定の値 (以下デフォルトと称す る)を設定する。あるサイクルにおいて乗算 (又は加 算)のみを行ない加算(又は乗算)を行わない場合、3 個のフィールドAX,AY,AZ (又はMX,MY,MZ) にはデフォル トが設定される。従ってその場合両セレクタ17,18(又 は22,23)は夫々特定のレジスタを選択する。

【0012】図6(a) のニーモニックコードはMX、レジ スタ14の内容とMY, レジスタ16の内容とを乗算し、乗算 した結果をM2、レジスタ21に格納し、同じサイクルでAZ 、レジスタ26の内容とMY、レジスタ15の内容とを加算 し、加算した結果をAZレジスタ26に格納すべきことを指 定している故、生成した命令コードのEMフィールド,MX フィールド,MY フィールド,MZ フィールド,EA フィール ド,AZ フィールドはいずれも"1"であり、AXフィール ドは"01"であり、AYフィールドは"10"である。 【0013】図6(b) のニーモニックコードはMX, レジ スタ13の内容とMY, レジスタ16の内容とを乗算し、乗算 した結果をMZ, レジスタ21に格納すべきことを指定して 20 いる故、生成した命令コードのEMフィールドは"1"、 MXフィールドは"O"、MYフィールドは"1"、MZフィ ールドは"0"である。そして乗算のみを行ない加算を 行わない故、加算結果は両レジスタ25.26 のいずれにも 格納しない。従って、EAフィールドは"O"である。デ フォルトが"0"である場合、2桁の"0"は"00"と なる故、AXフィールド、AYフィールドはいずれも"00" である。

【0014】図6(c) のニーモニックコードはMX, レジ スタ13の内容とMY, レジスタ15の内容とを加算し、加算 した結果をAZ、レジスタ26に格納すべきことを指定して いる故、生成した命令コードのEAフィールドは"1"、 AXフィールドは"10"、AYフィールドは"10"、AZフィ ールドは"1"である。そして加算のみを行ない乗算を 行わない故、乗算結果は両レジスタ20,21 のいずれにも 格納しない。従ってEMフィールドは"O"となる。デフ ォルトが"O"である場合、MXフィールド, MYフィール ド, MZフィールドはいずれも"O"である。

[0015]

【発明が解決しようとする課題】必要としない演算結果 は、いずれのレジスタにも格納されない故、必要としな い演算を行なう演算器へ与えるデータはどのような値で あっても構わなかった。それ故、デフォルトを設定する ことにより命令コードの生成を簡略化することができ た。しかしながら、とのような命令コードの生成方法 は、前記演算器で消費される消費電力を低減するように 考慮されたものではなかった。

【0016】前回のサイクルにおいて図7(a) に示され る命令コードが実行され、今回のサイクルにおいて図7 (b) に示される命令コードが実行される場合、MUL 乗算

容が入力され、今回のサイクルにおいて両レジスタ13.1 6 の内容が入力される。MSEL、セレクタ17は前回のサイ クルにおいてMX、レジスタ14を選択し、今回のサイクル においてMX、レジスタ13を選択している。異なるレジス タの内容が同一である割合は、そのビット長と相関があ る。例えば、レジスタのビット長が16ビットである場 合、レジスタに格納されている値がランダムな値である 場合、異なるレジスタの内容が同一である場合は1/65 536 である。

【0017】MSEL、セレクタ18は、前回及び今回の連続 10 した両サイクルにおいてMY, レジスタ16を選択してい る。同一のレジスタの内容が両サイクルの期間において 一定である割合は、その期間にレジスタに対して書き込 みが行われる頻度と相関がある。例えば、1サイクルの 間に4個のレジスタの中からランダムに選ばれた1個の レジスタにデータを書き込む場合、同一のレジスタの内 容が両サイクルの期間において一定である割合は3/4 である。

【0018】このように、前回及び今回の連続した両サ イクルにおいて選択される両レジスタのうち一方が同じ 20 レジスタであり、他方が異なるレジスタである。そして それに伴いMUL 乗算器19に入力されるデータが一定であ る割合は低くなる。従ってMUL 乗算器19で消費される電 力の増加が見込まれる。しかしEMフィールドで乗算結果 の格納が指定されているので、消費電力の増加は演算に 伴う必然のものであり問題にはならない。同様にしてAD D 加算器24で消費される電力のより一層の増加が見込ま れる。これはEAフィールドで加算結果の格納が指定され ていないので不必要な電力消費であり問題である。との 問題に対しAXフィールドに"01"を設定し、AYフィール 30 ドに"10"を設定するとよい。

【0019】また、前回のサイクルにおいて図7(a) に 示される命令コードが実行され、今回のサイクルにおい て図7(c) に示される命令コードが実行される場合、MU L 乗算器19には、前回のサイクルにおいて両レジスタ1 4,16 の内容が入力され、今回のサイクルにおいて両レ ジスタ13,15 の内容が入力される。即ち前回及び今回の 連続した両サイクルにおいて選択される両レジスタはい ずれも異なるレジスタである。そして、それに伴いMUL 乗算器19に入力されるデータが一定である割合は、より 一層低くなる。従ってMUL 乗算19で消費される電力のよ り一層の増加が見込まれる。そしてEMフィールドで乗算 結果の格納が指定されていないので不必要な電力消費で あり、問題である。この問題に対し、MXフィールド及び MYフィールドにいずれも"1"を設定するとよい。同様 にしてADD 加算器24で消費される電力の増加が見込まれ る。これはEAフィールドで加算結果の格納が指定されて いるので消費電力の増加は問題にならない。

【0020】このように今回のサイクルにおいて演算結

算器にデータを入力すべきレジスタとして前回のサイク ルにおいて選択したレジスタと同じレジスタを今回のサ イクルにおいても選択する命令コードを生成することに より消費電力を節減できる命令コード生成方法を提供す ることを目的とする。

[0021]

【課題を解決するための手段】第1発明に係る命令コー ド生成方法は、プロセッサの各単位サイクル毎に演算を 行う演算器に対して、前記演算器の演算の結果をレジス タに格納しないことを指定するフィールドと、前記演算 器に入力すべきデータを指定する入力指定フィールドを 含む命令コードを生成する命令コード生成方法におい て、前記入力指定フィールドに、生成すべき命令コード が実行される単位サイクルの1サイクル前に実行すべく 生成した前サイクル命令コードの前記演算器に対応した 入力指定フィールドの値を設定することを特徴とする。 【0022】第2発明に係る命令コード生成方法は、前 サイクル命令コードが1つである場合、該前サイクル命. 令コードの演算器に対応する入力指定フィールドの値を 所定値とすることを特徴とする。

【0023】第3発明に係る命令コード生成方法は、前 サイクル命令コードが複数ある場合、該複数の前サイク ル命令コードのいずれか〕つに含まれ演算器に対応する 入力指定フィールドの値を所定値とすることを特徴とす る。

【0024】第4発明に係る命令コード生成方法は、前 サイクル命令コードが複数ある場合、該複数の前サイク ル命令コードのうち実行回数が最も多い命令コードに含 まれ演算器に対応する入力指定フィールドの値を所定値 とすることを特徴とする。

[0025]

【作用】第1発明では、演算器に入力すべきデータを指 定する入力指定フィールドに、生成すべき命令コードが 実行される単位サイクルの1サイクル前に実行すべく生 成した前サイクル命令コードの前記演算器に対応した入 力指定フィールドの値を設定する。従って生成した命令 コードを実行する単位サイクルとその1サイクル前とに おいて、演算器に入力されるデータが変化する割合が小・ さくなる。

【0026】第2発明では、第1発明において前サイク ル命令コードが1つである場合該前サイクル命令コード の演算器に対応する入力指定フィールドの値を所定値と する。従って生成した命令コードを実行する単位サイク ルとその1サイクル前とにおいて、演算器に入力される データが変化する割合が小さくなる。

【0027】第3発明では、第1発明において、前サイ クル命令コードが2つ以上である場合、その中のいずれ か1つに含まれ、演算器に対応する入力指定フィールド の値を所定値とする。従って生成した命令コードを実行 果の格納が指定されていない演算器がある場合、その演 50 する単位サイクルとその1サイクル前とにおいて、演算 器に入力されるデータが変化する割合が小さくなる。 【0028】第4発明では、第1発明において、前サイクル命令コードが2つ以上ある場合、その中で実行回数が最も多い命令コードに含まれ、演算器に対応する入力指定フィールドの値を所定値とする。従って生成した命令コードを実行する単位サイクルとその1サイクル前とにおいて、演算器に入力されるデータが変化する割合が

小さくなる。 【0029】

【実施例】以下本発明をその実施例を示す図面に基づき 10 具体的に説明する。本発明に係る命令コード生成方法により生成される命令コードで制御されるマイクロブロセッサは、図4に示されるものであって、乗算器及び加算器を備え、1サイクルにおいて乗算及び加算を必要とする場合又は乗算若しくは加算を必要とする場合に演算を行なう。そして後者の場合において両演算器は演算を行なうが、必要としない演算を行った演算器の演算結果は格納されない。生成される命令コードの形式は図5に示されるものであって、乗算結果を格納するか否かを指定する1ビットのフィールドがEMであり、乗算すべきデー 20 タを格納するレジスタを指定する1ビットのフィールドがMX及びMYであり、乗算結果を格納するレジスタを指定する1ビットのフィールドがMXである。

【0030】また、加算結果を格納するか否かを指定する1ビットのフィールドがEAであり、加算すべきデータを格納するレジスタを指定する2ビットのフィールドがAX及びAYであり、加算結果を格納するレジスタを指定する1ビットのフィールドがAZである。生成すべき命令コードを指定するニーモニックコードは図6に示されるものであって、mul,add は夫々乗算、加算を制御するニーモニックコードであり、mx1,mx2,my1,my2,mz1,mz2,az1,az2 は夫々図4に示すレジスタMX, MX, MY, MY, MZ, MZ, AZ, を示すニーモニックコードである。

【0031】図1は第1実施例に係る命令コード生成方法を説明する説明図である。図において(a) はアドレス AOに配置される命令コードを指定するニーモニックコードを示し、(b) はアドレスAIに配置される命令コードを指定するニーモニックコードを示し、(c) はアドレスAO に配置された命令コードの一部を示し、既に生成されているものであり、(d) は生成してアドレスAIに配置すべき命令コードの一部を示す。アドレスAOに配置された命令コードが実行されたサイクルの次のサイクルにアドレスAIに配置された命令コードが実行される。

【0032】図1(b) に示されるニーモニックコードはmul が記述されていない故、MUL 乗算器19の乗算結果はレジスタに格納されない。従って図1(d) に示す命令コードを生成する場合、その命令コードの1サイクル前で実行される命令コード、即ち図1(c) に示される命令コードを調べる。そして、図1(c) のMXフィールドの値

1、MYフィールドの値1を図1(d)のMXフィールド、MYフィールドに設定する。その他のフィールドに対しては図1(b)のニーモニックコードで指定されているフィールドにはその指定に対応した値を設定し、ニーモニックコードで指定されていないフィールドにはデフォルトを設定する。即ち、MZフィールドにデフォルトとして

"0"を、EAD $_{I}$ $_$

【0033】図1(d) に示される命令コードは、とうして生成された命令コードである。とのようにするととにより、両アドレスA0,A1 に配置された命令コードを実行する2サイクルの期間においてMUL 乗算器19に入力させるべく選択されるレジスタは、MX、レジスタ14、MY、レジスタ16となる。即ち同一のレジスタの内容が入力される故、MUL 乗算器19で消費される電力は少なくなる。なお、本実施例においては、1サイクル前で実行される命令コードが1つ存在する場合について説明したが、1つも存在しない場合には図1(d)のMXフィールド、MYフィールドにデフォルトを設定する。また、割り込み処理ルーチンの先頭命令などのように、1サイクル前で実行される命令コードが予測できない場合は図1(d)のMXフィールド、MYフィールドにデフォルトを設定する。

【0034】図2は第2実施例に係る命令コード生成方法を説明する説明図である。図において(a) はアドレスAOに配置される命令コードを指定するニーモニックコードを示し、(b) はアドレスAIに配置される命令コードを指定するニーモニックコードを示す。(d) は既に生成されてアドレスAOに配置された命令コードの一部を示し、図示しない他のフィールドにはシーケンス制御命令によりアドレスAOに配置された命令コードの大にアドレスA2に配置された命令コードが実行される。

【0035】(e) は既に生成されてアドレスAIに配置された命令コードの一部を示し、図示しない他のフィールドにはシーケンス制御命令が含まれ、そのシーケンス制御命令によりアドレスAIに配置された命令コードの次にアドレスAIに配置された命令コードが実行される。(f) は生成してアドレスAIに配置すべき命令コードの一部を示す。

【0036】図2(c) に示されるニーモニックコードは mul が記述されていない故、MUL 乗算器19の乗算結果は レジスタに格納されない。従って図2(f) に示す命令コードを生成する場合、その命令コードの1サイクル前で 実行される命令コードを調べる。1サイクル前で実行される命令コードは図2(d)及び図2(e) に示される2個50 の命令コードである。このように1サイクル前で実行さ

れる命令コードが複数個存在する場合、そのうちの任意の一つの命令コードのMXフィールド、MYフィールドの値を生成すべき命令コードのMXフィールド、MYフィールドに設定する。図2(f)の場合には図2(d)の命令コードの両フィールドMX,MYの値(1,1)を設定している。【0037】その他のフィールドに対しては図2(c)のニーモニックコードで指定されているフィールドには、その指定に対応した値を設定し、ニーモニックコードで指定されていないフィールドにはデフォルトを設定する。即ち、MZフィールドにはデフォルトとして"0"を、EAフィールドに加算結果の格納を示す"1"を、AXフィールドにAZ、レジスタを示す"01"を、AYフィールドにAZ、レジスタを示す"10"を、AZフィールドにAZ、レジスタを示す"10"を、AZフィールドにAZ、レジスタを示す"10"を、AZフィールドにAZ、レジスタを示す"1"を大々設定し、アドレスA2に格納する。

【0038】このようにすることにより、両アドレスA 0,A2 に配置された命令コードを実行する2サイクルの 期間においてMUL 乗算器19に入力させるべく選択される レジスタはMX、レジスタ14、MY、レジスタ16となる。ま た両アドレスA1,A2 に配置された命令コードを実行する 期間においてMUL 乗算器19亿入力させるべく選択される レジスタは先のサイクルにおいてMX, レジスタ13, MY, レジスタ16となり、後のサイクルにおいてMX。レジスタ 14, MY, レジスタ16となる。従来のデフォルトを設定す る場合は、後のサイクルにおいてMX, レジスタ13, MY, レジスタ15が選択される故、本実施例の方が両サイクル においてレジスタの種類が変化する割合が小さく、MUL 乗算器19で消費される電力は少なくなる。即ち、乗算器 の入力選択フィールドにデフォルトの値を設定する方式 を用いた場合は、図6(d)の命令コードの後に図6(f) の命令コードが実行される時と図6(e)の命令コードの 後に図6(f)の命令コードが実行される時のいずれの時 も、MUL 乗算器1%C入力されるレジスタの種類が変化す る場合も生じるので、本発明の方式の方が入力されるレ ジスタの種類が変化する割合が少ない。

【0039】図3は第3実施例に係る命令コード生成方法を説明する説明図である。図において(f) は生成してアドレスA2に配置すべき命令コードの一部を示す。(a),(b)…(e) は図2と同様であるので説明を省略する。図3(f) に示す命令コードを生成する場合、その命令コードの1サイクル前で実行される命令コードを調べる。1サイクル前で実行される命令コードは図3(d)及び図3(e) に示される2個の命令コードである。

10

る命令コードが複数個存在する場合、その1サイクル前で実行される回数が最も多い命令コードの両フィールドMX,MYの値を生成すべき命令コードの両フィールドMX,MYの値を生成すべき命令コードの両フィールドMX,MYの値を、生成すべきの令コードの両フィールドMX,MYの値を、生成すべき命令コードの両フィールドMX,MYの値を、生成すべきの令コードの両フィールドMX,MYに設定する。とのようにすることにより、1サイクル前と現サイクルとにおいてMUL 乗算器19に入力させるべく選択されたレジスタの10種類が変化する割合が小さく、MUL 乗算19で消費される電力は少なくなる。

[0041]

【発明の効果】第1発明によれば、演算器に対応する生成すべき入力指定フィールドに、生成すべき命令コードが実行される単位サイクルの1サイクル前に実行すべく生成した前サイクル命令コードの前記演算器に対応した入力指定フィールドの値を設定する故、演算器に入力されるデータが変化する割合が小さくなり、演算器で消費される電力が少なくなる。

0 【0042】第2発明によれば、第1発明において前サイクル命令コードが1つである場合、その前サイクル命令コードの演算器に対応する入力指定フィールドの値を所定値とする故、演算器に入力されるデータが変化する割合が小さくなり、演算器で消費される電力が少なくなる。

【0043】第3発明によれは、第1発明において前サイクル命令コードが2つ以上である場合、その中のいずれか1つに含まれ、演算器に対応する入力指定フィールドの値を所定値とする故、演算器に入力されるデータが変化する割合が小さくなり、演算器で消費される電力が少なくなる。

【0044】第4発明によれば、第1発明において前サイクル命令コードが2つ以上ある場合、その中で実行回数が最も多い命令コードに含まれ、演算器に対応する入力指定フィールドの値を所定値とする故、演算器に入力されるデータが変化する割合が小さくなり、演算器で消費される電力が少なくなる。

【図面の簡単な説明】

【図1】 第1実施例に係る命令コード生成方法を説明 する説明図である。

【図2】 第2実施例に係る命令コード生成方法を説明 する説明図である。

【図3】 第3実施例に係る命令コード生成方法を説明 する説明図である。

【図4】 マイクロプロセッサの1例を示すブロック図 である。

【図5】 図4に示すマイクロプロセッサを制御する命令コードの形式を説明する説明図である。

図3(f) に示される命令コードは、こうして生成された 【図6】 図4に示すマイクロプロセッサを制御する命 命令コードである。このように1サイクル前で実行され 50 令コードを指定するニーモニックコードを説明する説明 (7)

特開平8-212071

11

12

図である。

*【符号の説明】

【図7】 従来の命令コード生成方法を説明する説明図である。 *

13,14,15,16,20,21,25,26 レシスタ、17,18,22,23 * セレクタ、19 乗算器、24 加算器。

【図1】

(a) mul mx2 my2 mz2, add az2 my1 az2

(b) add mxl myl az2

命令コード アドレス EM MX MY MZ EA AXΑY (c) Α0 1 1 0 1 1.0 (d) 0 1 1 0 1 A 1 110 1:0

【図2】

- (a) mul mx2 my2 mz2, add az2 my1 az2
- (b) mul mx1 my2 mz2, add az2 my1 az2
- (c) add az2 myl az2

命令コード

	アドレス		th 12 → 11.						
	FFUX	EM	MX	MY	ΜZ	ΕA	AX	AY	ΑZ
(d)	Α0	1	1	1	1	1	0 1	1 0	1
			1 .	-	1				
(e)	A 1		0	1	\Box		0;1	1:0	
(f)	A2	0	1	1	0		0.1	1!0	11
						للنبا			

【図3】

- (a) mul mx2 my2 mz2, add az2 my1 az2
- (b) mul mx1 my2 mz2, add az2 my1 az2
- (c) add az2 myl az2

命令コード


	アドレス	EM	МХ	MY	ΜZ	EΑ	ΑX	AY	ΑZ
(d)	0 A	1	1	. 1	1	1	0 1	" 1 0	
(e)	A1	1	0	1	1	1	0 1	1 0	1
(f)	A2	0	0	1.1	0	1	0 1	1 0	<u> </u>

【図5】

abla	ЕМ	MX	MY	ΜZ	EA	ΑX	ΑY	AZ)
_									•

【図4】

【図7】



11,12: パ ス 13,14,15,16,20,21,25,26:レジスタ 17,18,22,23:セレクタ 19: 乗算器 24: 加算器

【図6】

- (a) mυl mx2 my2 mz2, a z 2 a d d az2 my1
- (b) mu l m x 1 my2mz1
- (c) a d d my1 az2